| Resumen: | Las células de memoria en las filas de una memoria de acceso al azar se dividen adentro a los subrows, y un transistor del acceso se utiliza selectivamente aísla o conecta los terminales de salida de cada subrow de las células de memoria con la línea de la fila. Al recalling el dato de una célula de memoria, se aísla el subrow, y así el cargamento de la señal de salida de esa célula de memoria se reduce. Por lo tanto, una señal de salida mejorada se puede obtener de una célula de memoria con una capacitancia dada del almacenaje del tamaño, o una capacitancia más pequeña del almacenaje se puede utilizar en la célula de memoria, o ambas. |
| Examinador Principal: | Fears; Terrell W.
|
| Patente EE.UU. Documento(s): | |
| De Relaciones Exteriores de Referencia(s): | |
|
| Demanda (s): | Demando 1. En una memoria de acceso al azar de la clase en donde una pluralidad de células de memoria, |
|
|
|
|
| Descripción: | FONDO DE LA INVENCIÓNEsta invención se relaciona con las memorias de semiconductor, particularmente esas memorias que utilicen los medios capacitivos para el almacenaje de datos binarios.En la descripción de la actual invención, el término “transistor” refiere o a un transistor bipolar o a un transistor del efecto de campo. Al referir a los terminales de un transistor, el término “terminal del control” señala la puerta de un transistor del efecto de campo, y la base de un transistor bipolar; el término “terminal de la entrada” señala la fuente de un transistor del efecto de campo y del emisor de un transistor bipolar, y el término “terminal de salida” señala el dren de un effecttransistor del campo y el colector de un transistor bipolar. También el “estado del transistor” refiere al alternativa en o de los estados del transistor -- cuando el transistor está encendido, la resistencia entre la entrada y los terminales de salida es relativelysmall, e inversamente, cuando el transistor está apagado, la resistencia entre los terminales dichos es relativamente grande. El estado del transistor es controlado por el potencial del terminal del control concerniente al terminal de la entrada cuando el transistor isoperated en el modo delantero, y por el potencial del terminal del control concerniente al terminal de salida cuando el transistor se funciona en el modo reverso.La economía relevante a las memorias de acceso al azar del semiconductor hace deseable reducir al mínimo el área superficial del semiconduct requerida por pedacito. El área superficial del semiconductor requerida por pedacito incluye el área de la célula de memoria sí mismo, y la parte del aproportionate del área requerida para el trazado de circuito de la ayuda, los cojines del acceso, y otros elementos requeridos para la operación o la fabricación de la memoria. En el arte anterior, las memorias más densas utilizan tipos dinámicos de células de memoria en las cuales un storagecapacitor que se puede ca |
|
|
|
| Patente de EE.UU.:
| 4056811 |