| Examinador Principal: | Hecker; Stuart N.
|
| Asistente Examinador: | McElheny; Donald
|
| Patente EE.UU. Documento(s): | |
3747072
|
Lodi et al.
|
July 01, 1973
| |
3772607
|
Luckett et al.
|
November 01, 1973
| |
3971001
|
Lodi
|
July 01, 1976
|
|
| De Relaciones Exteriores de Referencia(s): | |
|
| Demanda (s): | Demando: 1. En una memoria digital que tiene un arsenal de células de memoria variables del transistor del umbral formadas en un substrato, cada célula dicha que tiene medios del electrodo de puerta, las células dichas que son arregladas en el aplurality de la palabra rema con los medios del electrodo de puerta de cada uno de las filas dichas siendo juntado a uno de una pluralidad de líneas de la palabra respectivamente; el decodificador de dirección significa responsivo las señales y a tener de la dirección una pluralidad de salidas para selectivamente las salidas del energizingsaid de acuerdo con las señales dichas de la dirección; controle el trazado de circuito responsivo a las entradas del control de la memoria para selectivamente proporcionar voltajes de funcionamiento del almacenador intermediario de acuerdo con las entradas dichas del control de la memoria y una pluralidad de voltajes de funcionamiento dichos responsiveto del almacenador intermediario de los almacenadores intermediarios del decodificador y la pluralidad dicha que se junta de salidas del decodificador de dirección a la pluralidad dicha de palabra alinea respectivamente; el cada abarcar dicho del almacenador intermediario del decodificador: primero y los segundos transistores cada uno que tiene electrodos de la fuente, del dren y de puerta, los transistores dichos que son conectados en serie con respecto a uno a que forma una ensambladura therebetween, dijeron la ensambladura que es juntada la asociada de los wordlines dichos, y |
|
|
|
|
| Descripción: | FONDO DE LA INVENCIÓN1. Campo de la invenciónLa invención se relaciona con los dispositivos de la memoria de computadora que utilizan los transistores variables del umbral MNOS como elementos de la memoria y se trata particularmente al circuito del almacenador intermediario del decodificador de eso.2. Descripción del arte anteriorU. S. Patente. No. 3.747.072, publicado el 17 de julio de 1973 en los nombres del R. J. Lodi y H. A. R. Wegener, dado derecho “circuito de memoria estático integrado de MNOS” y publicado al actual cesionario, divulga una memoria integrada autónoma que utiliza los transistores del variablethreshold MNOS como los elementos de la memoria. Este arreglo de la memoria funciona en una variedad de modos funcionales tales como LEÍDO, ESCRIBE y DESPEJA en respuesta a las señales de control de la entrada E y R/W con las palabras apropiadas de la memoria que es las señales seleccionadas A.sub.1 y A.sub.2 de los viaaddress. La energía es proporcionada para la memoria por los potenciales V.sub.G y V.sub.D. de la fuente.Aunque la memoria de los E.E.U.U. dichos Patente. No. 3.747.072 proporciona funcionamiento satisfactorio en los varios modos de funcionamiento, fue reconocido que utilizando las mejoras de la novela del decodificador de un circuito del almacenador intermediario se podrían efectuar con respecto al potencial de la fuente del requiredpower, a la disipación de la energía del circuito y al tiempo leído de los accesss. En el dispositivo de los E.E.U.U. dichos Patente. No. 3.747.072 los transistores variables del umbral del arsenal 11 de la memoria requieren el uso de -25 voltios a su electrodeswhich de la puerta que -25 voltios se proporcionan en las líneas de la palabra de los almacenadores intermediarios del decodificador del circuito. Según lo descrito en los E.E.U.U. dichos Patente. No. 3.747.072, el circuito del almacenador intermediario del decodificador asociado a cada línea de la palabra se abarca de dos transistores en ser |
|
|
|
| Patente de EE.UU.:
| 4085460 |