Patents.com Logo
Seleccionar idioma:
 

Título:  Sistema múltiple del microprocesador de la interrupción
Patentes ID: US4004283
Fecha de emisión:  January 18, 1977
Resumen:

Un sistema digital abarca una pluralidad de los circuitos de adaptador de la memoria de acceso al azar de la viruta de los metal-óxido-semiconductores (MOS) (ESPOLÓN) y de la memoria sólo para leer (ROM) y de interfaz periférico usados como parte de la computadora juntada a un ómnibus de datos bidireccional común a el cual se junte y sea controlado por una viruta de la unidad microprocesadora (MPU). El sistema digital utiliza un arreglo de niveles múltiples del circuito de la interrupción incluyendo un responsivo entrada petición enmascarada de la interrupción a una petición multiplexada de la interrupción de los circuitos periféricos del sistema y a una petición no-enmascarada de la interrupción entrada que active el trazado de circuito interno a la viruta del microprocesador para puentear control de programa en iniciar una secuencia de la interrupción.




Documento Original:


Multiple interrupt microprocessor system

Inventor(s): 
Bennett;  Thomas H.  (Scottsdale,  AZ,  US) , Información de contacto y correo electrónico
Carlow;  Earl F.  (Scottsdale,  AZ,  US) , Información de contacto y correo electrónico
Peddle;  Charles  (Norristown,  PA,  US) , Información de contacto y correo electrónico
Wiles;  Michael F.  (Phoenix,  AZ,  US) Información de contacto y correo electrónico
Cesionario:  Motorola, Inc.;  (Chicago,  IL,  US)
Agente:  Hoffman; Charles R.
Solicitud N º:  519139
Fecha de presentación:  October 30, 1974
Primaria de la Clase:  710/262
Campo de Búsqueda:  340/172.5
Examinador Principal:Shaw; Gareth D.
Asistente Examinador:Thomas; James D.
Patente EE.UU. Documento(s):
  3286239    Thompson    November 01, 1966
  3290658    Callahan    December 01, 1966
  3386082    Stafford    May 01, 1968
  3419852    Marx    December 01, 1968
  3742457    Calle    June 01, 1973
  3825902    Brown    July 01, 1974
  3828325    Stafford    August 01, 1974
De Relaciones Exteriores de Referencia(s):


Demanda (s):

Se exige:

1. En un sistema digital incluyendo una memoria para almacenar instrucciones, un microprocesador para ejecutar las instrucciones almacenadas dichas, un ómnibus de datos bidireccional conectado con el saidmicroprocessor, las unidades primero y en segundo lugar periféricas, un ómnibus de datos periférico bidireccional conectado con las primeras y en segundo lugar periféricas unidades dichas, y primero y los segundos adaptadores de interfaz conectados entre el ómnibus de datos bidireccional dicho y el ómnibus de datos bidirectionalperipheral dicho para la transferencia que controla de datos flujo entre el ómnibus de datos bidireccional dicho y las primeras y en segundo lugar periféricas unidades dichas y la generación de señales de petición de la interrupción en respuesta a peticiones de la interrupción de los primeros y segundos peripheralunits dichos, respectivamente, el abarcar del sistema de la interrupción:

un conductor de la interrupción para conducir las señales de petición dichas de la interrupción conectadas con el microprocesador dicho y los primeros y segundos adaptadores de interfaz dichos;



Descripción:USOS RELACIONADOSEsta invención se relaciona con los usos de patente siguientes archivó simultáneamente adjunto y asignado al cesionario de este uso: Ser. No. 519.150, por Bennett y otros, dieron derecho ARQUITECTURA del MICROPROCESADOR; Ser. No. 519.138 por ARQUITECTURA dada derecho al del ADAPTADOR de INTERFAZ de Bennettet; Ser. No. 519.149 de Bennett y otros dieron derecho el SISTEMA del MICROPROCESADOR; Ser. No. 519.131 de Bennett y otros dieron derecho el ADAPTADOR de INTERFAZ QUE TENÍA REGISTRO de CONTROL; Ser. No. 519.132, por el SISTEMA de CONTROL del AUTOBÚS de la VIRUTA del entitledMICROPROCESSOR de Bennett y otros; Ser. No. 519.133 de Bennett y otros dieron derecho la ESTRUCTURA de la VIRUTA REGISTER-BUS del MICROPROCESADOR; Ser. No. 519.134, por Bennett, y otros dieron derecho el TRAZADO DE CIRCUITO de la VIRUTA del MICROPROCESADOR; Ser. No. 519.135, en ÓMNIBUS de DATOS del SISTEMA del entitledMICROPROCESSOR de Bennett y otros; Ser. No. 519.136 de Bennett y otros dieron derecho el AUTOBÚS de DIRECCIÓN INTERNO DE ORDEN INFERIOR PARTIDO PARA EL MICROPROCESADOR; Ser. No. 519.137 de Bennett y otros dieron derecho el TRAZADO DE CIRCUITO de la INTERRUPCIÓN PARA LA VIRUTA del MICROPROCESADOR; Ser. No. 519.140 de Bennett y otros dieron derecho el TRAZADO DE CIRCUITO de la INTERRUPCIÓN PARA LA VIRUTA del MICROPROCESADOR; Ser. No. 519.141, por Mathys y otros dieron derecho el REGISTRO de CONTROL PARA LA EXTENSIÓN de la DIRECCIÓN del ADAPTADOR de INTERFAZ; Ser. No. 519.142 de Carlow y otros dieron derecho el REGISTRO de la DIRECCIÓN de los DATOS PARA LA VIRUTA del ADAPTADOR de INTERFAZ; Ser. No. 519.143 de Carlow y otros dieron derecho el REGISTRO de ESTADO de INTERRUPCIÓN PARA LA VIRUTA del ADAPTADOR de INTERFAZ; Ser. No. 519.144 por el SISTEMA dado derecho Wiles del MICROPROCESADOR de la INTERRUPCIÓN NON-MASKABLE; Ser. No. 519.145 de Hepworth y otros dieron derecho la VIRUTA AMO-ESCLAVO del ADAPTADOR de INTERFAZ del CONTROL REGISTERFOR; Ser. No.

Patente de EE.UU.:  4004283