Un voltaje al convertidor de frecuencia incluye un integrador de la señal de entrada, un detector del nivel conectado con la salida del integrador, la lógica reloj-señal-controlada illustratively que abarca un D-tipo circuito de flip-flop registrado conectado con la salida del detector llano, y un interruptor de la señal de la referencia que aplique una señal positiva o negativa de la referencia al integrador dependiendo del nivel de la lógica de la salida de la lógica. La polaridad de la señal de la referencia aplicada al integrador se cambia continuamente que hace la salida del integrador moverse alternativamente en una dirección positiva y negativa. Los ciclos positivos de la integración son opuestos así continuamente por los ciclos negativos de la integración. La lógica controlada del reloj fuerza cada ciclo de la integración para ser un múltiplo integral de una longitud del pulso de la señal del reloj en la duración. La salida de la lógica es una señal pulsada 1aving al pulso o a la frecuencia proporcional al voltaje de la señal de entrada. El ciclo de deber de los pulsos de la salida de la lógica es representante de la polaridad de la señal de entrada. En una encarnación, los pulsos de la salida de la lógica se cuentan y el resultado representa un integral de tiempo verdadero, en forma digital, del excedente de la señal de entrada el período de cuenta.